verilog语言中 assign y=e?a:1’bz; assign b=(~e)?y:1’bz; 快考试了,这个不太明白.

verilog语言中 assign y=e?a:1’bz; assign b=(~e)?y:1’bz;
快考试了,这个不太明白.

e为1,则y = a,否则y=高阻；
e为0,则b = y,否则b=高阻；